平成23年度(2011) 秋期 問12 | 情報処理技術者試験 応用情報技術者
プロセッサと複数のメモリとを図のように接続した組込みシステムがある。16進数で表記したアドレス2F0番地を読み出したとき，データを出力するメモリはどれか。ここで，デコーダは右の表のとおりに信号出力を行うものとし，データバスなどの信号線は省略している。
選択肢 ア
メモリ1
選択肢 イ
メモリ2
選択肢 ウ
メモリ3
選択肢 エ
メモリ4
[出典：情報処理技術者試験 応用情報技術者 平成23年度(2011) 秋期 問12]
解答
正解
ウ
取組履歴
ログインすると履歴が残ります
解説
この問題は解説を募集しております。
ログインすると解説の投稿・編集が可能となります。
個人メモ（他のユーザーからは見えません）
メモを残すにはログインが必要です
コメント一覧
※ コメントには[ログイン]が必要です。