エンベデッドシステムスペシャリスト 情報処理技術者試験のテスト対策・過去問一覧

受験者数と合格率推移

受験者数と合格者数

合格率

エンベデッドシステムスペシャリスト 情報処理技術者試験 試験概要

1.対象者像
高度IT人材として確立した専門分野をもち、組込みシステム開発に関係する広い知識や技能を活用し、最適な組込みシステム開発基盤の構築や組込みシステムの設計・構築・製造を主導的に行う者

2.役割と業務
組込みシステムに関するハードウェアとソフトウェアの要求仕様に基づき、組込みシステムの開発工程において、開発・実装・テストを実施する業務に従事し、次の役割を主導的に果たすとともに、下位者を指導する。 

 (1) 組込みシステムを対象として、機能仕様とリアルタイム性を最適に実現するハードウェアとソフトウェアのトレードオフに基づく機能分担を図り、設計書・仕様書の作成を行う。
 (2) 組込みシステム開発における各工程の作業を主導的に実施する。
 (3) 特定の技術・製品分野についての高度で専門的な知識・開発経験を基に、開発する当該分野の専門家から技術上の知識を獲得して、開発の各工程に反映させる。
 (4) 開発を遂行する上での開発環境を整備し改善する。

3.期待する技術水準
要求される機能、性能、品質、信頼性、セキュリティなどをハードウェアへの要求とソフトウェアへの要求に適切に分解し、最適な組込みシステムとして実現するため、次の知識・実践能力が要求される。

 (1) 機能仕様に基づき、ハードウェアとソフトウェアの適切な組合せを実現し、組込みシステム開発における各工程を主導的に遂行できる。
 (2) 特定の技術・製品分野についての高度で専門的な知識、開発経験を基に、開発する当該分野の専門家から技術上の知識を獲得して、組込みシステム開発の各工程に反映できる。
 (3) 組込みシステム開発を行う上で効果的な開発環境の構築と改善ができる。

受験資格

特に無し

出題形式

午前1:多肢選択式(四肢択一)

午前2:多肢選択式(四肢択一)
午後1:記述式(出題数3問、解答2問)
午後2:記述式(出題数3問、解答1問)

試験時間

午前1:50分

午前2:40分
午後1:90分
午後2:120分

合格基準

60%

受験料

5,700円(消費税込み)

試験日程

試験名 実施日
合格発表日
開催場所
平成30年度(2018) 秋期 2018-10-21
北海道(札幌、函館、帯広、旭川)、東北(青森、盛岡、仙台、秋田、山形、郡山)、関東(水戸、土浦、宇都宮、前橋、埼玉、千葉、柏、東京、八王子、横浜、藤沢、厚木)、中部(新潟、長岡、富山、金沢、福井、甲府、長野、岐阜、静岡、浜松、名古屋、豊橋)、近畿(四日市、滋賀、京都、大阪、神戸、姫路、奈良、和歌山)、中国(鳥取、松江、岡山、広島、福山、山口)、四国(徳島、高松、松山、高知)、九州(福岡、北九州、佐賀、長崎、熊本、大分、宮崎、鹿児島、那覇)
実施日一覧(過去開催含む)

出題範囲

【午後】

1 組込みシステムの設計・構築に関すること
  開発システムの機能要件の分析,品質要件の分析,機能要件を満足させるハードウェアとソフトウェアのトレードオフ,ソフトウェア要求仕様書・ハードウェア要求仕様書の作成,システムアーキテクチャ設計,リアルタイム設計,機能安全設計,高信頼性設計,環境安全設計,セキュリティ設計,全体性能の予測,省電力設計,テスト手法の検討,開発環境の設計など
2 組込みシステムのソフトウェア設計に関すること
 リアルタイム OS の応用,デバイスドライバの設計,タスク設計,共有資源設計,ソフトウェアの実装及びそれらを行うプロセスとしてのソフトウェア要求仕様吟味,ソフトウェア方式設計,ソフトウェア詳細設計,ソフトウェアコード作成とテスト,ソフトウェア結合テスト,システム確認テスト,構成管理,変更管理 など
3 組込みシステムのハードウェア設計に関すること
  ハードウェア要求仕様,MPU 又は MCU の選択,システム LSI の吟味,高位ハードウェア設計言語の活用,ハードウェアアーキテクチャの設計,メモリ階層の設計,周辺デバイスの検討,ハードウェア構成要素の性能評価,通信インタフェースの設計,高信頼化設計,故障解析,ヒューマンインタフェースの検討,システム確認テスト,EMC 評価,不具合対策,開発及び試験環境の構築,電気・機械まわりの問題検討,保全に関する検討 など